مقدمه ای بر مشخصات PCIe 5.0

• مقدمه ای بر مشخصات PCIe 5.0

مشخصات PCIe 4.0 در سال 2017 تکمیل شد، اما تا قبل از سری 7 نانومتری Rydragon 3000 AMD توسط پلتفرم‌های مصرف‌کننده پشتیبانی نمی‌شد و قبلاً فقط محصولاتی مانند ابررایانه‌ها، ذخیره‌سازی با سرعت بالا در کلاس سازمانی و دستگاه‌های شبکه از فناوری PCIe 4.0 استفاده می‌کردند.اگرچه فناوری PCIe 4.0 هنوز در مقیاس بزرگ استفاده نشده است، سازمان PCI-SIG مدتهاست که یک PCIe 5.0 سریعتر را توسعه می دهد، نرخ سیگنال از 16GT/s فعلی به 32GT/s دو برابر شده است، پهنای باند می تواند به 128GB/s برسد. s، و مشخصات نسخه 0.9/1.0 تکمیل شده است.نسخه 0.7 متن استاندارد PCIe 6.0 برای اعضا ارسال شده است و توسعه استاندارد در مسیر است.نرخ پین PCIe 6.0 به 64 GT/s افزایش یافته است که 8 برابر PCIe 3.0 است و پهنای باند در کانال های x16 می تواند بزرگتر از 256 گیگابایت بر ثانیه باشد.به عبارت دیگر، سرعت فعلی PCIe 3.0 x8 تنها به یک کانال PCIe 6.0 برای دستیابی نیاز دارد.تا آنجایی که به نسخه 0.7 مربوط می شود، PCIe 6.0 به اکثر ویژگی هایی که در ابتدا اعلام شده بود دست یافته است، اما مصرف انرژی همچنان بهبود بیشتری دارد.d، و استاندارد به تازگی چرخ دنده پیکربندی قدرت L0p را معرفی کرده است.البته، پس از اعلام در سال 2021، PCIe 6.0 می تواند در اولین زمان در سال 2023 یا 2024 به صورت تجاری در دسترس باشد.به عنوان مثال، PCIe 5.0 در سال 2019 تأیید شد و تنها اکنون است که موارد کاربردی وجود دارد.

در مقایسه با مشخصات استاندارد قبلی، مشخصات PCIe 4.0 نسبتاً دیر ارائه شد.مشخصات PCIe 3.0 در سال 2010، 7 سال پس از معرفی PCIe 4.0 معرفی شد، بنابراین عمر مشخصات PCIe 4.0 ممکن است کوتاه باشد.به طور خاص، برخی از فروشندگان شروع به طراحی دستگاه های لایه فیزیکی PCIe 5.0 PHY کرده اند.

سازمان PCI-SIG انتظار دارد که این دو استاندارد برای مدتی با هم وجود داشته باشند و PCIe 5.0 عمدتاً برای دستگاه های با عملکرد بالا با نیازهای توان عملیاتی بالاتر مانند Gpus برای هوش مصنوعی، دستگاه های شبکه و غیره استفاده می شود، به این معنی که PCIe 5.0 به احتمال زیاد در مرکز داده، شبکه و محیط های HPC ظاهر می شود.دستگاه هایی با پهنای باند کمتر، مانند دسکتاپ ها، می توانند از PCIe 4.0 استفاده کنند.

برای PCIe 5.0، نرخ سیگنال از 16GT/s PCIe 4.0 به 32GT/s افزایش یافته است، همچنان از رمزگذاری 128/130 استفاده می کند، و پهنای باند x16 از 64 گیگابایت بر ثانیه به 128 گیگابایت بر ثانیه افزایش یافته است.

علاوه بر دو برابر کردن پهنای باند، PCIe 5.0 تغییرات دیگری را به همراه دارد، طراحی الکتریکی را برای بهبود یکپارچگی سیگنال، سازگاری با PCIe و موارد دیگر تغییر می‌دهد.علاوه بر این، PCIe 5.0 با استانداردهای جدیدی طراحی شده است که تأخیر و تضعیف سیگنال را در فواصل طولانی کاهش می دهد.

سازمان PCI-SIG انتظار دارد نسخه 1.0 مشخصات را در سه ماهه اول امسال تکمیل کند، اما آنها می توانند استانداردهایی را توسعه دهند، اما نمی توانند زمان معرفی دستگاه ترمینال به بازار را کنترل کنند و انتظار می رود اولین PCIe 5.0 دستگاه‌ها امسال معرفی خواهند شد و محصولات بیشتری در سال 2020 ظاهر خواهند شد. با این حال، نیاز به سرعت‌های بالاتر بدنه استاندارد را بر آن داشت تا نسل بعدی PCI Express را تعریف کند.هدف PCIe 5.0 افزایش سرعت استاندارد در کمترین زمان ممکن است.بنابراین، PCIe 5.0 طوری طراحی شده است که به سادگی سرعت را به استاندارد PCIe 4.0 بدون هیچ ویژگی جدید قابل توجه دیگری افزایش دهد.

به عنوان مثال، PCIe 5.0 سیگنال های PAM 4 را پشتیبانی نمی کند و فقط شامل ویژگی های جدید مورد نیاز برای فعال کردن استاندارد PCIe برای پشتیبانی از 32 GT/s در کوتاه ترین زمان ممکن است.

چالش های سخت افزاری

چالش اصلی در تهیه محصول برای پشتیبانی از PCI Express 5.0 مربوط به طول کانال خواهد بود.هرچه نرخ سیگنال سریعتر باشد، فرکانس حامل سیگنال ارسال شده از طریق برد رایانه شخصی بالاتر است.دو نوع آسیب فیزیکی میزان انتشار سیگنال های PCIe را توسط مهندسان محدود می کند:

· 1. تضعیف کانال

· 2. انعکاس هایی که در کانال به دلیل ناپیوستگی امپدانس در پین ها، کانکتورها، سوراخ های عبوری و سایر ساختارها رخ می دهد.

مشخصات PCIe 5.0 از کانال هایی با تضعیف -36 دسی بل در 16 گیگاهرتز استفاده می کند.فرکانس 16 گیگاهرتز نشان دهنده فرکانس Nyquist برای سیگنال های دیجیتال 32 GT/s است.به عنوان مثال، هنگامی که سیگنال PCIe5.0 شروع می شود، ممکن است یک ولتاژ پیک به پیک معمولی 800 میلی ولت داشته باشد.با این حال، پس از عبور از کانال توصیه شده -36dB، هرگونه شباهت به چشم باز از بین می رود.سیگنال PCIe5.0 تنها با اعمال یکسان سازی مبتنی بر فرستنده (توجه زدایی) و یکسان سازی گیرنده (ترکیبی از CTLE و DFE) می تواند از کانال سیستم عبور کرده و به طور دقیق توسط گیرنده تفسیر شود.حداقل ارتفاع چشم مورد انتظار سیگنال PCIe 5.0 10mV است (پس از یکسان سازی).حتی با یک فرستنده تقریباً عالی با جیتر کم، تضعیف قابل توجه کانال دامنه سیگنال را تا حدی کاهش می دهد که هر نوع آسیب سیگنال ناشی از انعکاس و تداخل می تواند برای بازیابی چشم بسته شود.